重點摘要

Nvidia 暫時放棄了原先的 A 計畫——台積電的 COUPE co-packaged optics (CPO) 做法——並將專案移至 Tower Semiconductor 的矽光子平台。此決定源自台積電矽氮化物 (SiN) PDK 的延遲推出以及二維光柵耦合器開發上的缺失。 此轉向加快了 Nvidia 的時程，但在通道密度與能效上帶來取捨。

情緒分析

• 整體情緒混合，偏向謹慎擔憂。台積電的技術挫折為期待 COUPE 平台的客戶帶來即時風險，但 Nvidia 迅速轉向 Tower Semiconductor 顯示其具有彈性與務實的問題解決能力。這導致對路線圖延誤的擔憂與對替代供應選項的審慎樂觀交織在一起。
  55%

文章內容

Nvidia 已決定暫時放棄其 A 計畫——與台積電合作的 COUPE（Compact Universal Photonic Engine）co-packaged optics (CPO) 路線——並將該專案遷移至 Tower Semiconductor 的矽光子 (SiPho) 平台。此舉係因台積電矽氮化物 (SiN) 製程設計套件 (PDK) 可用性延遲以及高密度二維光柵耦合器表現不佳，這兩項皆為原先 COUPE 實作的關鍵。這些技術障礙促使 Nvidia 啟動替代策略以維持產品時程。

在原先的 A 計畫中，Nvidia 計畫採用台積電的 COUPE 平台作為以 50–64G NRZ 調變和八波長 DWDM 架構為主的 CPO 解決方案。Co-packaged optics 將雷射與光學元件置於交換 ASIC 鄰近，大幅縮短光路以減少功耗與訊號損失。COUPE 平台被視為 Nvidia 下一代網路架構的潛在核心要素。然而，出現了兩個主要問題：SiN PDK 的延遲發佈擾亂了後續電路設計時程，而二維光柵耦合器未達耦合效率目標，影響整體光學效能。

因此，Nvidia 轉向 Tower Semiconductor 的 SiPho 平台，並採用 Near-Photonics Optics (NPO) 架構。基於 Tower 的解決方案將調變策略改為 200G/400G PAM4，取代較慢的 50–64G NRZ 方法，並將 DWDM 容量擴展至 16 波長——為 COUPE 計畫的兩倍——以彌補較低的頻譜效率。由於 NPO 的電性通道通常較長且更容易受到反射與寄生效應影響（凸塊電容被指出為關鍵因素），設計亦需要更強大的 SerDes，搭配更強的均衡與驅動器以維持訊號完整性。

Tower 路徑帶來取捨。與原先 COUPE 計畫相比，通道密度較低，需要額外波長與更廣泛的 DWDM 使用來達成相同的總頻寬。能效方面的顧慮也顯著：光柵耦合雷射通常需要更高功率並對訊噪比 (SNR) 有較嚴格需求。因此，雷射功率預算與噪聲管理措施變得更為繁重，可能提高營運功耗與散熱設計考量。 這些取捨突顯出雖然此一轉向保全了 Nvidia 的時程，但可能增加每位元的複雜度與能耗。

對台灣的半導體供應鏈而言，此事件凸顯了矽光子領域的競爭壓力。台積電的 COUPE 計畫旨在類似電子製程 IP 的方式標準化光學元件，使光學元件能互換。SiN PDK 交付的延遲不僅影響 Nvidia，也影響其他正在評估台積電光子流程的 AI 晶片設計廠。若台積電無法及時補救延遲，與 PDK 綁定的下游設計時程很可能同步延後。

同時，Tower Semiconductor——現為具有歐洲光子研究背景的更大一系列代工資產的一部分——證明矽光子能力並非台積電專屬。Tower 在資料通訊與電信光學製造的經驗，為大型客戶提供了可信的替代方案。Nvidia 決定轉向 Tower 強調了先進封裝與光子策略的多來源特性，並顯示主要系統供應商在選擇夥伴時會在技術適配、時程風險與供應鏈多元化之間取得平衡。

總而言之，從台積電的 COUPE 轉向 Tower 的矽光子平台是對開發延遲與元件層級失效的務實回應。此舉保全了 Nvidia 的前進路徑，但在通道密度、調變格式與能效方面引入新的工程取捨。該事件亦放大了更廣泛的產業意涵：PDK 的就緒性與光子元件的穩健效能對維持廠商路線圖至關重要，而替代代工選項對風險緩解與持續營運亦愈發重要。

關鍵見解表